SIMBA - Simulationsbasiertes Testen von Anforderungen von energieeffizienten SOCs

Moderne Elektrogeräte werden oft als energiesparend'' angepriesen oder mit begrenzten Energiequellen betrieben. Neben Anforderungen, welche die Funktionalität betreffen, werden auch nicht-funktionale Anforderungen immer wichtiger. Aufgrund dessen ist die Leistungsaufnahme die wichtigste nicht-funktionale Anforderung. In einem zeitgemäßen Elektrogerät ist die gesamte Funktionalität oft auf einem einzigen Chip konzentriert. Entwirft man nun ein solches System-on-Chip'' (SoC), so werden, wegen des hohen Grads an Komplexität oft vorgefertigte Komponenten und Teile wiederverwendet, um sich auf die wesentliche Funktionalität konzentrieren zu können. Da die kritischste Einschränkung des Designs deren Leistungsaufnahme ist wird Power Aware Design benötigt. Das Power Aware Design erweitert das logische SoC Design um die Architektur des Versorgungsnetzwerks. Das logische Design interagiert mit dem Power Aware Design um die Leistungsaufnahme während des Betriebs zu reduzieren. Allerdings wird der Aspekt des Power Aware Design oft übersehen und dem SoC Design erst sehr spät im Designprozess hinzugefügt. Dies führt zu weiterer Komplexität in der Verifikation, welche überprüft, ob das Design den Anforderungen entspricht. Ebenso können kritische Fehler im Power Aware Design erst sehr spät entdeckt werden, was eine zeit- und kostenintensive Überarbeitung erfordert. Das Augenmerk dieser Arbeit liegt auf der Spezifikation und Verifikation von nicht-funktionalen Anforderungen betreffend der Leistungsaufnahme, den sogenannten power requirements''. Diese umfassen Batterielebensdauer, Schranken für die Leistungsaufnahme und Interaktion mit dem Power Aware Design. Sie werden zusammen mit den funktionalen Anforderungen in semi-formalen use cases'' spezifiziert. Die use cases'' werden anschließend automatisch analysiert, um daraus Testfälle abzuleiten. Während der Simulation werden die Testfälle dem System auferlegt, was darin ein entsprechendes Verhalten auslöst. Die korrespondierende Leistungsaufnahme wird abgeschätzt und zur Verifikation der Batterielebensdauer und der Schranken für die Leistungsaufnahme verwendet. Das separat beschriebene Power Aware Design wird in eine ausführbare Form umgewandelt. Es wird gemeinsam mit dem SoC Design simuliert und daraufhin gegen die Anforderungen verifiziert. Die Designkomponenten des Systems, dessen Power Aware Design, Ergebnisses aus Verifikation und Leistungsabschätzung werden in ein Projekt zusammengefasst und in einem standardisierten Format für Intellectual Property'' (IP) gespeichert. Schließlich wird das Projekt in einer IP Bibliothek für zukünftige Verwendung abgelegt. Die vorgeschlagene Methodik wurde in einer Fallstudie an higer-class Radio Frequency Identification (RFID) tags, die eine häufige Anwendung für Systems-on-Chips darstellen, erfolgreich angewandt.