Debugging Design Errors by Using Unsatisfiable Cores

Andre Suelflow; Goerschwin Fey; Roderick Paul Bloem; Rolf Drechsler

Debugging Design Errors by Using Unsatisfiable Cores

Andre Suelflow, Goerschwin Fey, Roderick Paul Bloem, Rolf Drechsler

Institute of Applied Information Processing and Communications (7050)

Research output: Chapter in Book/Report/Conference proceeding › Conference paper › peer-review

Original language	English
Title of host publication	Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen
Publisher	Gesellschaft der Informatik
Pages	159-168
ISBN (Print)	978-3-8322-6962-3
Publication status	Published - 2008
Event	Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen - Freiburg, Breisgau, Germany Duration: 3 Mar 2008 → 5 Mar 2008

Conference

Conference	Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen
Country/Territory	Germany
City	Freiburg, Breisgau
Period	3/03/08 → 5/03/08

Cite this

Suelflow, A, Fey, G, Bloem, RP & Drechsler, R 2008, Debugging Design Errors by Using Unsatisfiable Cores. in Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen. Gesellschaft der Informatik, pp. 159-168, Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, Freiburg, Breisgau, Germany, 3/03/08.

@inproceedings{4b12fe94294142c7bf2e73df61ef4f29,

title = "Debugging Design Errors by Using Unsatisfiable Cores",

author = "Andre Suelflow and Goerschwin Fey and Bloem, {Roderick Paul} and Rolf Drechsler",

year = "2008",

language = "English",

isbn = "978-3-8322-6962-3",

pages = "159--168",

booktitle = "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen",

publisher = "Gesellschaft der Informatik",

note = "Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen ; Conference date: 03-03-2008 Through 05-03-2008",

}

TY - GEN

T1 - Debugging Design Errors by Using Unsatisfiable Cores

AU - Suelflow, Andre

AU - Fey, Goerschwin

AU - Bloem, Roderick Paul

AU - Drechsler, Rolf

PY - 2008

Y1 - 2008

M3 - Conference paper

SN - 978-3-8322-6962-3

SP - 159

EP - 168

BT - Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen

PB - Gesellschaft der Informatik

T2 - Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen

Y2 - 3 March 2008 through 5 March 2008

ER -