The impact of DC-bus impedance on the switching performance of low-voltage silicon power MOSFETs

Franz Vollmaier; Thomas Rainer Langbauer; Klaus Krischan; Roberto Petrella

doi:10.1007/s00502-022-01114-0

The impact of DC-bus impedance on the switching performance of low-voltage silicon power MOSFETs

Titel in Übersetzung: Einfluss der Zwischenkreisimpedanz auf das Schaltverhalten von LV-Silizium-basierten MOSFETs

Franz Vollmaier^*, Thomas Rainer Langbauer, Klaus Krischan, Roberto Petrella

^*Korrespondierende/r Autor/-in für diese Arbeit

Publikation: Beitrag in einer Fachzeitschrift › Artikel › Begutachtung

Abstract

Eine typische Zwischenkreisstabilisierung für Niederspannungsstromkreise besteht hauptsächlich aus Keramikkondensatoren, da die Kapazitätsdichte und der niedrige äquivalente Serienwiderstand (ESR) zu geringen Verlusten in den Bauelementen führen. Insbesondere beim harten Schalten bzw. Kommutieren beschränken der niedrige ESR und die äquivalente Serieninduktivität (ESL) der Kondensatoren im Kommutierungspfad die Dämpfung des Überschwingens der Schaltknoten- und Zwischenkreisspannung, wodurch die Spannungsreserve des Transistors reduziert wird. Daher befasst sich dieser Artikel mit dem Einfluss der Zwischenkreisimpedanz und schlägt einen Zwischenkreis-Snubber vor, der auf einem RC-Netzwerk basiert. Damit wird die Charakteristik der Zwischenkreisimpedanz beeinflusst, wodurch die Spannungshöhe des Überschwingens am Schaltknoten und an der Halbbrücke reduziert wird. Basierend auf messtechnisch erfassten Bauteilwerten wird eine Simulation der Zwischenkreisimpedanz gezeigt, welche durch eine Messung mittels einer bestückten Leiterplatte verifiziert wird. Darüber hinaus werden in diesem Artikel transiente Messungen mit einem Doppelpuls-Testaufbau gezeigt, und die Wirksamkeit des Zwischenkreis-Snubber wird verifiziert.

Titel in Übersetzung	Einfluss der Zwischenkreisimpedanz auf das Schaltverhalten von LV-Silizium-basierten MOSFETs
Originalsprache	englisch
Seiten (von - bis)	82–94
Seitenumfang	13
Fachzeitschrift	Elektrotechnik und Informationstechnik
Jahrgang	140
Ausgabenummer	1
DOIs	https://doi.org/10.1007/s00502-022-01114-0
Publikationsstatus	Veröffentlicht - Feb. 2023

Schlagwörter

DC-bus impedance
DC-bus snubber
MOSFET switching performance
Overvoltage damping
Synchronous buck converter
Voltage margin

ASJC Scopus subject areas

Elektrotechnik und Elektronik

Fields of Expertise

Sustainable Systems

Zugriff auf Dokument

10.1007/s00502-022-01114-0Lizenz: CC BY 4.0

Andere Dateien und Links

Verknüpfung zur Publikation in Scopus

Dieses zitieren

@article{9f579160a471412a8df704505e26e179,

title = "The impact of DC-bus impedance on the switching performance of low-voltage silicon power MOSFETs",

abstract = "Typical DC-bus stabilization for low-voltage power circuits consists primarily of ceramic capacitors due to the capacity density and low equivalent series resistance (ESR) resulting in low conduction losses. Particularly in hard-switching and hard-commutation operation, the low ESR and high equivalent series inductance (ESL) of the capacitors in the commutation path restrict the damping of the switch node voltage overshoot and introduce high-frequency ringing, reducing the voltage margin of the transistor. Therefore, this paper analyzes the impact of the DC-bus impedance and proposes a DC-bus snubber based on an RC network to form the DC-bus impedance{\textquoteright}s characteristic, which minimizes the overshoot voltage. A comprehensive simulation using measurement-derived component models is shown, which is verified by an in-situ measurement on a test PCB. Furthermore, transient measurements using a double pulse test setup show the effectiveness of the proposed approach.",

keywords = "Synchronous buck converter, DC-bus impedance, MOSFET switching performance, DC- bus snubber, Overvoltage damping, Voltage margin, DC-bus impedance, DC-bus snubber, MOSFET switching performance, Overvoltage damping, Synchronous buck converter, Voltage margin",

author = "Franz Vollmaier and Langbauer, {Thomas Rainer} and Klaus Krischan and Roberto Petrella",

year = "2023",

month = feb,

doi = "10.1007/s00502-022-01114-0",

language = "English",

volume = "140",

pages = "82–94",

journal = "Elektrotechnik und Informationstechnik",

issn = "0932-383X",

publisher = "Springer Wien",

number = "1",

}

TY - JOUR

T1 - The impact of DC-bus impedance on the switching performance of low-voltage silicon power MOSFETs

AU - Vollmaier, Franz

AU - Langbauer, Thomas Rainer

AU - Krischan, Klaus

AU - Petrella, Roberto

PY - 2023/2

Y1 - 2023/2

N2 - Typical DC-bus stabilization for low-voltage power circuits consists primarily of ceramic capacitors due to the capacity density and low equivalent series resistance (ESR) resulting in low conduction losses. Particularly in hard-switching and hard-commutation operation, the low ESR and high equivalent series inductance (ESL) of the capacitors in the commutation path restrict the damping of the switch node voltage overshoot and introduce high-frequency ringing, reducing the voltage margin of the transistor. Therefore, this paper analyzes the impact of the DC-bus impedance and proposes a DC-bus snubber based on an RC network to form the DC-bus impedance’s characteristic, which minimizes the overshoot voltage. A comprehensive simulation using measurement-derived component models is shown, which is verified by an in-situ measurement on a test PCB. Furthermore, transient measurements using a double pulse test setup show the effectiveness of the proposed approach.

AB - Typical DC-bus stabilization for low-voltage power circuits consists primarily of ceramic capacitors due to the capacity density and low equivalent series resistance (ESR) resulting in low conduction losses. Particularly in hard-switching and hard-commutation operation, the low ESR and high equivalent series inductance (ESL) of the capacitors in the commutation path restrict the damping of the switch node voltage overshoot and introduce high-frequency ringing, reducing the voltage margin of the transistor. Therefore, this paper analyzes the impact of the DC-bus impedance and proposes a DC-bus snubber based on an RC network to form the DC-bus impedance’s characteristic, which minimizes the overshoot voltage. A comprehensive simulation using measurement-derived component models is shown, which is verified by an in-situ measurement on a test PCB. Furthermore, transient measurements using a double pulse test setup show the effectiveness of the proposed approach.

KW - Synchronous buck converter

KW - DC-bus impedance

KW - MOSFET switching performance

KW - DC- bus snubber

KW - Overvoltage damping

KW - Voltage margin

KW - DC-bus impedance

KW - DC-bus snubber

KW - MOSFET switching performance

KW - Overvoltage damping

KW - Synchronous buck converter

KW - Voltage margin

UR - http://www.scopus.com/inward/record.url?scp=85147017862&partnerID=8YFLogxK

U2 - 10.1007/s00502-022-01114-0

DO - 10.1007/s00502-022-01114-0

M3 - Article

SN - 0932-383X

VL - 140

SP - 82

EP - 94

JO - Elektrotechnik und Informationstechnik

JF - Elektrotechnik und Informationstechnik

IS - 1

ER -

The impact of DC-bus impedance on the switching performance of low-voltage silicon power MOSFETs

Abstract

Schlagwörter

ASJC Scopus subject areas

Fields of Expertise

Zugriff auf Dokument

Andere Dateien und Links

Fingerprint

Dieses zitieren